传统DDSCR器件过低的维持电压容易造成闩锁效应。提出了一种新型DDSCR,在传统器件阳极与阴极之间加入了浮空高掺杂的N+与P+有源区,通过P+有源区复合阱内的电子,N+有源区将电流通过器件深处电阻较低SCR路径泄放的方式来解决传统器件维持电压过低的问题,提高器件抗闩锁能力。基于TCAD的仿真结果表明,与传统DDSCR相比,新型器件的维持电压从2.9 V提高到10.5 V,通过拉长关键尺寸D7,可将器件维持电压进一步提高到13.7 V。该器件适用于I/O端口存在正负两种电压的芯片防护。
静电放电 维持电压 双向可控硅 闩锁效应 TCAD仿真 ESD holding voltage DDSCR latch-up effect TCAD simulation
基于横向双扩散金属氧化物半导体(LDMOS)的可控硅结构(LDMOS_SCR)因其较强的单位面积电流处理能力和出色的高压特性，通常用于高压下的静电防护。通过将原本浮空的漏极N+分割为对称的P+、N+和P+结构，提出了一种基于LDMOS_SCR的双向防护器件。该器件具有低触发和高维持电压。通过降低形成在栅极区域底部的寄生双极晶体管的发射极注入效率，减少了SCR固有的正反馈增益。基于TCAD进行仿真，实验结果表明，与传统的LDMOS_DDSCR相比，新型器件的触发电压从69.6 V降到48.5 V，维持电压从14.9 V提高到17 V，证明了提出的结构与传统LDMOS_DDSCR器件相比具有出色的抗闩锁能力
静电放电 维持电压 横向双扩散金属氧化物半导体 可控硅结构 TCAD仿真 ESD holding voltage LDMOS silicon controlled rectifier TCAD simulation
传统低压触发可控硅(LVTSCR)维持电压过低, 应用于片上ESD防护时存在闩锁风险。文章提出了一种嵌入分流路径的LVTSCR。基于0.18 μm CMOS工艺, 使用Sentaurus-TCAD软件模拟人体模型, 对器件准静态特性进行了分析。结果表明, 新型器件在保持触发电压、ESD防护性良好的情况下, 有效提高了维持电压。对关键尺寸D6进行优化, 该器件的维持电压提高到5.5 V以上, 器件可安全应用于5 V电压电路, 避免了闩锁效应。
静电放电 可控硅 维持电压 闩锁 分流 ESD LVTSCR holding voltage latch-up shunt path
1 北京智芯微电子科技有限公司, 北京 100192
2 北京大学 集成电路学院, 北京 100871
3 北京大学 微电子器件与电路教育部重点实验室, 北京 100871
针对高压BCD工艺使用SCR器件ESD保护时面临的高触发电压与低维持电压之间的矛盾, 设计了一种多嵌入阱可控硅(MEWSCR)结构。相比于常规SCR结构, 首先, 通过移动阳极/阴极的N+/P+掺杂区引入辅助泄放器件, MEWSCR结构实现了二次触发, 增加了维持电压; 其次, 通过在阳极P+区和阴极N+区下方分别嵌入N浅阱和P浅阱, 增强非平衡载流子的SRH复合作用, 降低SCR的再生反馈效应, 提高了维持电流。基于0.18 μm BCD工艺, 采用TCAD软件进行模拟。结果表明, 新型MEWSCR器件的维持电压提升至23 V, 维持电流提升1 A以上, 满足ESD设计窗口要求。
静电放电 硅控整流器 维持电压 闩锁 ESD SCR holding voltage latch-up
1 电子科技大学 电子科学与工程学院, 成都 610054
2 四川上特科技有限公司, 四川 遂宁 629299
3 四川蓝彩电子科技有限公司, 四川 遂宁 629000
4 四川遂宁市利普芯微电子有限公司, 四川 遂宁 629299
对于工作电压为5 V的集成电路, 低压触发可控硅(LVTSCR)的触发电压已能满足ESD保护要求, 但其较低的维持电压会导致严重的闩锁效应。为解决闩锁问题, 对传统LVTSCR进行了改进, 通过在N阱下方增加一个N型重掺杂埋层, 使器件触发后的电流流通路径发生改变, 降低了衬底内积累的空穴数量, 从而抑制了LVTSCR的电导调制效应, 增加了维持电压。Sentaurus TCAD仿真结果表明, 在不增加额外面积的条件下, 改进的LVTSCR将维持电压从2.44 V提高到5.57 V, 能够避免5 V工作电压集成电路闩锁效应的发生。
低压触发可控硅 静电放电 高维持电压 埋层 LVTSCR ESD high holding voltage buried layer
横向双扩散MOSFET(LDMOS)由于其高击穿电压特性而被认为是适合在高压中应用的防止静电放电(ESD)现象的保护器件。在传统结构中, LDMOS的鲁棒性相对较差, 这是器件自身固有的不均匀导通特性和Kirk效应导致的。可将可控硅整流器(SCR)嵌入到LDMOS结构(即NPN_LDMOS)中。然而, SCR固有的正反馈效应会导致其维持电压较低, 增加了被闩锁的风险。提出了一种基于NPN_LDMOS的新型器件, 可以实现更高的维持电压以及较小的占用面积。基于TCAD进行仿真, 实验结果表明, 在不增加芯片面积的情况下, 器件的维持电压从7.3 V增加到22.5 V。这证明了提出的结构具有出色的抗闩锁能力。
静电放电 维持电压 横向双扩散金属氧化物半导体 闩锁效应 TCAD仿真 ESD holding voltage LDMOS latch-up effect TCAD simulation
为了解决传统LVTSCR易发生闩锁效应的问题，提出了一种增强型嵌入P浅阱可控硅(EEP_LVTSCR)结构。通过在传统LVTSCR中NMOS管漏极与阳极之间植入PSD/NSD有源区，引入了额外的复合作用，降低了发射极注入效率；通过NMOS管下方P浅阱增强基区的复合作用，同时降低了PNP、NPN管的电流增益，提高了维持电压。基于0.18 μm BCD工艺，采用TCAD软件模拟了新型EEP_LVTSCR和传统LVTSCR的电流电压(I-V)特性。仿真结果表明，新型EEP_LVTSCR的维持电压从传统的1.73 V提升到5.72 V。该EEP_LVTSCR适用于3.3 V电源的ESD防护。
静电放电 闩锁效应 维持电压 ESD LVTSCR LVTSCR latch-up holding voltage
重庆京东方光电科技有限公司 产品技术部, 重庆 400700
残像是影响TFT-LCD画面品质的重要因素, 也是发生原因最为复杂的一种不良。本论文提出了一种定量测量残像水平的方法, 同时对TFT特性引起的残像不良进行了实验研究, 得到了由TFT特性引起的交流(AC)残像发生规律及发生机理。本文通过对比研究残像画面黑白格亮度与TFT漏电流变化曲线, 同时结合像素充放电计算公式进行电压差模拟, 发现黑白格像素放电差异导致的像素保持电位差异(ΔV>12.5 mV)是发生残像的根本原因。根据以上机理, 本论文提出了两种方法改善此类残像。第一种是通过改善TFT a-Si成膜工艺减小漏电流(<50 pA), 同时提升TFT特性的稳定性, 可以减小棋盘格画面残像评价导致的TFT转移特性曲线偏移; 第二种是通过改变栅压低电平, 避开关态时不同显示区域的TFT漏电流差异峰值; 以上两种方法均可以有效改善残像(ΔL<0.5 cd/m2)。
残像 薄膜晶体管 交流驱动 漏电流 保持电压 image sticking TFT AC driving leakage holding voltage
