基于六阳极结反向串联型GaAs平面肖特基二极管, 设计并实现了0.2 THz大功率二倍频器。肖特基二极管倒装焊接在50 μm石英电路上。采用电磁场和电路联合设计仿真获得了二倍频器的倍频效率。当入射功率在100 mW时, 输出频率在190~225 GHz带内效率大于5%。在小功率(Pin≈100 mW)和大功率(Pin≈300 mW)注入条件下, 测试了倍频电路的输出功率和倍频效率。在100 mW驱动功率下采用自偏压测试, 最大输出功率为14.5 mW@193 GHz, 对应倍频效率为14%; 在300 mW驱动功率下采用自偏压测试, 在188~195 GHz, 输出功率大于10 mW, 最大输出功率为35 mW@192.8 GHz, 对应倍频效率为11%。

在分离式二极管的基础上，实现了220 GHz高效率的二倍频器结构.该倍频器的电路在450 μm宽，2.7 mm长的50 μm石英基片上实现.测试结果表明，在室温下当驱动功率在46.4~164 mW时，在214~226 GHz的频段内能够实现大于16%的倍频效率.另外，当驱动功率在161 mW时，倍频器在218 GHz频点能够输出最高功率32 mW，并且在多个频点拥有高于20%的倍频效率.实验证明，所实现的二倍频器能够作为660 GHz倍频链路的驱动前级使用.

高频段的太赫兹信号通常是由多个倍频器级联输出的，因此要求倍频链路的前级必须具备高输出功率的能力。为了提升太赫兹倍频器的功率容量和效率，结合高频特性下肖特基二极管有源区电气模型建模方法，采用高热导率的陶瓷基片，利用对称边界条件，在HFSS和ADS中实现对倍频器电路的分析和优化，研制出了高功率110 GHz平衡式倍频器。最终测试结果表明，驱动功率为28 dBm左右时，该倍频器在102~114.2 GHz的工作带宽内的最高输出功率和效率分别为108 mW和17.6%，为链路后续的二倍频和三倍频提供足够的驱动功率。

作为低频段混频电路中的典型拓扑结构, 基尔伯特单元在毫米波、太赫兹领域的应用较少, 在Ⅲ-Ⅴ族化合物半导体单片微波集成电路 (MMIC)设计中, 超过 100 GHz的基尔伯特混频器很少有文献报导。基于 70 nm GaAs mHEMT工艺, 设计了一款 120 GHz的双平衡式基尔伯特混频器, 同时对该混频器版图结构进行优化改进, 提升了混频器中频差分输出端口间的平衡度。仿真结果显示该混频器在本振输入 0 dBm功率时, 在 100~135 GHz频率范围内有 (-7.6±1.5) dB的变频损耗, 射频输入 1 dB压缩点为 0 dBm@120 GHz, 中频输出带宽大于 10 GHz, 差分输出信号间的功率失配 <1 dB, 相位失配 <4°。该芯片直流功耗为 90 mW, 面积为 1.5 mm×1.5 mm。

介绍了基于反向平衡式二极管和石英基片完成, 而非集成电路的0.68 THz和1.00 THz频段平衡式三倍频.此项工作提高了二极管等效电路模型, 该二极管模型不仅包括I/V和C/V, 同时还加入了等离子体共振和趋肤效应, 将薄膜电路减薄至15 μm, 机械加工精度提高至3 μm内, 使工作频率提高至1.2 THz.通过场路协同仿真, 利用高精度太赫兹装配工艺, 最终实现工作频率为0.68 THz和倍频效率为1 %的三倍频器, 工作频率为1.00 THz和倍频效率为0.6 %的三倍频器, 输出相对带宽均大于10 %.

采用模拟预失真技术设计一款Ku波段预失真器，使用2个MA4E2037肖特基势垒二极管和三段无源传输线产生预失真信号，通过调节偏置电压实现幅度和相位可调；同时结合平衡式结构，改善单支路非线性器件增益扩张曲线斜率不足问题，改善输入驻波比。仿真结果表明，在14?GHz处，增益补偿和相位补偿可分别达到17?dB和60°以上；在频率12~16?GHz，增益扩张和相位扩张可达到15?dB和50°以上，整个频带内预失真器S11小于-17?dB。该预失真器适用频带宽，结构简单，功能实用。