广西大学 计算机与电子信息学院，南宁 530004
针对在光接入网中传统相干接收机存在成本高、算法处理复杂的问题，提出一种低成本的简化相干接收机(SCR)信号处理方法。发送端使用四电平脉冲幅度调制(PAM4)高阶码型进行信号调制，接收端对输出信号先后采用不平衡度补偿算法、反馈式全数字时钟恢复算法进行处理，并通过帧同步、码元判决后计算误码率。仿真及实验结果表明：所提方法在系统中有着良好性能，在输入信号光功率为-9 dBm时，系统误码率为10-4量级，低于硬判决前向纠错(HD-FEC)门限的误码率判决。
简化相干接收机 四电平脉冲幅度调制 信号处理 不平衡度补偿算法 时钟恢复算法 simplified coherent receiver, four-level pulse amp
合肥工业大学 微电子设计研究所 教育部IC设计网上合作研发中心, 合肥 230601
在无人机3D地形测绘中, 作为核心模块的时间数字转换器(TDC)需要具有远距离测量能力和高测量分辨率。基于对测距系统的长续航、公里级测距能力和厘米级测量精度的综合考量, 文章设计了一种用于TDC的低功耗多相位时钟生成电路。采用了伪差分环形压控振荡器, 通过优化交叉耦合结构, 在保证低功耗的前提下, 提升了信号边缘的斜率, 增强了时钟的抖动性能和对电源噪声的抑制能力。在电荷泵设计中, 通过对环路带宽的考量选取了极低的偏置电流, 在进一步降低功耗的同时缩小了环路滤波器的面积。基于SMIC 180 nm CMOS工艺完成了对多相时钟生成电路的设计。仿真结果表明, 在400 MHz的输出频率下, 环路带宽稳定在1 MHz。该电路在不同工艺角下均能达到较快的锁定速度, 相位噪声为-88 dBc@1 MHz, 功耗为1 mW, 均方根抖动为27 ps, 满足厘米级测距的精度需求。
时间数字转换器 多相时钟 低功耗 压控振荡器 电荷泵 TDC multi-phase clock low power consumption voltage controlled oscillator charge pump
江南大学 电子工程系 物联网技术应用教育部工程研究中心, 江苏 无锡 214122
针对传统四相时钟发生电路产生的时钟波形信号易发生交叠、驱动电荷泵易发生漏电等问题, 提出了一种占空比可调四相时钟发生电路。电路在每两相可能出现交叠的时钟信号之间都增加了延时单元模块, 通过控制延时时间对输出时钟信号的占空比进行调节, 避免了时钟相位的交叠。对延时单元进行了改进, 在外接偏置电压条件下, 实现了延时可控。基于55 nm CMOS工艺的仿真结果表明, 在10~50 MHz时钟输入频率范围内, 该四相时钟发生电路可以稳定输出四相不交叠时钟信号, 并能在12 V电压下驱动十级电荷泵高效泵入112 V。流片测试结果表明, 该四相时钟发生电路能够产生不相交叠的四相时钟波形, 时钟输出相位满足电荷泵驱动需求。
电荷泵 四相时钟电路 延时单元 charge pump four-phase clock circuit delay time
提出了一种适用于18/25/33 V宽电源范围的时钟IP电路结构。为了抑制电源变化时鉴频鉴相器(PFD)复位脉冲信号对电荷泵(CP)性能所产生的影响, 提出了一种恒定复位脉宽产生电路结构。采用超低失配CP, 增加输出电流匹配性, 当控制电压在02~(VDD-02) V范围内变化时, IUP/IDN电流失配小于009%。引入对称负载结构环形振荡器(RO), 抑制电源变化对环路性能所产生的影响。基于SMIC 180 nm CMOS工艺, 完成整体电路设计与仿真, 输出频率为100~500 MHz。仿真结果显示, 当输入参考频率为50 MHz、输出频率为250 MHz时, 在18/25/33 V电源电压下, 功耗分别为82/125/184 mW, 参考杂散低于-74 dBc, 输出均方根抖动为18 ps。
宽电源范围时钟 恒定复位脉宽 超低失配 对称负载 wide power supply range clock constant reset pulse width ultra-low mismatch symmetrical load
1 南京邮电大学 集成电路科学与工程学院, 南京 210023
2 东南大学 毫米波国家重点实验室, 南京 210096
基于65 nm CMOS工艺设计了一种25~28 Gbit/s具有自适应均衡和时钟数据恢复功能的光接收机电路。光接收前端采用低带宽设计, 以优化接收机的灵敏度;采用判决反馈均衡器, 以恢复低带宽前端引入的码间干扰。为了适应不同速率和工艺角引入的码间干扰, 结合SS-LMS自适应算法, 实现信号的自适应均衡。无参考时钟数据恢复电路采用鉴频环路拓宽频率捕获范围, 同时将半速率鉴相器嵌入均衡器中, 以降低功耗和成本。后仿真结果表明, 在100 fF光电二极管的寄生电容条件下, 接收前端最大增益达到66 dBΩ, 25%带宽处的等效输入噪声电流为153 pA·Hz-1/2, 光接收机灵敏度为-145 dBm。当电源电压为12 V时, 光接收机的整体功耗为1811 mW。
光接收机前端 判决反馈均衡器 时钟数据恢复电路 无参考时钟 嵌入式鉴相器 optical receiver front end decision feedback equalizer clock data recovery circuit reference-less clock embedded phase detector
1 国科大杭州高等研究院, 杭州 310024
2 中国科学院大学, 北京 100049
3 中国科学院长春光学精密机械与物理研究所, 长春130033
4 中国科学院力学研究所, 北京 100190
太极计划是中国科学院提出的空间引力波探测任务，其利用激光差分干涉的方法探测卫星间由引力波引起的pm级位移波动。为消除卫星间因时钟不同步而产生的测量误差，拟采用边带倍频时钟噪声传递方法进行星间时钟噪声测量与消除。本文讨论太极计划星间时钟噪声传递的需求、原理、方法，并设计实验进行原理验证。通过搭建电子学实验测试两个系统时钟噪声的极限值，确定实验相关参数，进一步通过光学实验验证边带倍频传递方案的原理。实验结果表明，本文提出的时钟噪声消除方案及相关参数合理可行，满足太极计划的应用需求。在0.05 Hz~1 Hz频段，星间时钟噪声的抑制效果优于2π×10−5 rad/Hz1/2，满足太极探路者的噪声需求。本文研究为未来太极计划的时钟噪声传递方案与参数设计奠定实验和理论基础。
太极计划 空间引力波探测 时钟噪声传递 原理验证 Taiji program space gravitational wave detection clock noise transfer principle verification
面向高速光通信系统的应用,提出了一种全速率线性25 Gb/s时钟数据恢复电路（Clock and Data Recovery Circuit,CDRC）。CDRC采用了混频器型线性鉴相器和自动锁频技术来实现全速率时钟提取和数据恢复。在设计中没有使用外部参考时钟。基于45 nm CMOS工艺,该CDR电路从版图后仿真结果得到：恢复25 Gb/s数据眼图的差分电压峰峰值Vpp和抖动峰峰值分别为1.3 V和2.93 ps;输出25 GHz时钟的差分电压峰峰值Vpp和抖动峰峰值分别为1 V和2.51 ps,相位噪声为-93.6 dBc/Hz@1 MHz。该芯片面积为1.18×1.07 mm2,在1 V的电源电压下功耗为51.36 mW。
光通信 时钟数据恢复 线性鉴相器 鉴频器 optical communication CDR linear phase detector frequency detector CMOS CMOS
1 南京信息工程大学计算机与软件学院, 江苏 南京 210044
2 国防科技大学第六十三研究所, 江苏 南京 210007
在全数字发信机系统中, 射频脉宽调制(RF-PWM)将基带调制信号的幅度与相位信息编码为输出脉冲的宽度和位置。由于数字信号处理器件的非理想特性, 其时钟信号的上升沿和下降沿存在抖动误差, 影响 RF-PWM的输出信号质量。基于 3种 RF-PWM实现方案, 本文通过公式推导确定了时钟抖动引入的非线性失真项, 并给出了时钟抖动影响下不同方案输出脉冲信号底噪的数学解析式。最后利用 Matlab软件, 对不同方案在时钟抖动条件下的基波、奇次谐波和底噪进行仿真验证, 结果证明理论推导正确; 同时对信号的矢量幅度误差(EVM)和邻信道功率比(ACPR)进行仿真, 分析出时钟抖动对信号带内外性能的影响。结果表明, 时钟抖动引入的非线性失真主要体现为底噪的抬高; 不同 RF-PWM实现方案时钟抖动的影响特性各有不同, 其中五电平方案对时钟抖动影响具有抑制效果, 且随时间分辨力的增大而增大。
全数字发信机 时钟抖动 射频脉冲宽度调制 移相控制 固定门限 All-Digital Transmitter(ADTx) timing jitter Radio Frequency Pulse Width Modulation(RF-PWM) outphasing fixed threshold 太赫兹科学与电子信息学报
2023, 21(3): 340
针对全固态直线变压器驱动源（LTD）中大规模开关同步触发的需求，基于游标法和预相移技术设计了一种全新的双通道同步高分辨率数字时间转换器（DTC）。在原有游标DTC的基础上提前计算不同生成脉冲相位重合位置的关系，通过相位移动和相位检测使时钟信号提前满足相位关系，以实现同时触发多个不同宽度脉冲信号的目的。详细阐述了DTC的实现原理和电路设计模块，并对其进行了仿真和现场可编程门阵列（FPGA）实现，同时对实现结果进行测试、分析和讨论。在Xilinx ARTIX-7 FPGA开发板上实现了第一个脉冲信号的分辨率为0.85 ps，微分非线性（DNL）和积分非线性（INL）分别为−1.255～1.166 LSB和−7.33～7.05 LSB。 第二个脉冲信号分辨率为17.1131 ps， DNL和INL分别为−0.0987～0.105 LSB和−0.717～0.735 LSB, 且在0～80 ℃的环境温度中依旧可以保证DTC的性能。结果表明此DTC具有实现简单、成本低， 性能高效等优点。
数字时间转换器 游标法 预相移 模式时钟管理器 同步触发 digital-to-time converter vernier method pre-phase shift MMCM synchronous trigger 强激光与粒子束
2023, 35(3): 035006
