为了降低沟槽MOSFET器件导通电阻, 提出了在传统沟槽MOSFET器件体区注入N型杂质的方案, 优化了体区杂质浓度分布, 从而降低导通电阻。经仿真验证, 选择N+源区注入后注入砷, 在能量为300 keV, 剂量为7×1012 cm-2条件下, 特征导通电阻能降低13%, 阈值电压降低218%; 选择接触孔刻蚀后注入磷, 在能量为100 keV, 剂量为4×1012 cm-2条件下, 特征导通电阻降低43%, 阈值电压几乎不变。
沟槽MOSFET 磷砷注入 耐压 阈值电压 导通电阻 trench MOSFET phosphorus and arsenic injection break voltage threshold voltage on-resistance
中国电子科技集团公司 第二十四研究所, 重庆 400060
基于0.6 μm高低压兼容CMOS工艺,设计并实现了一种四通道高压抗辐射电压输出型数模转换器(DAC)。采用R-2R梯形网络和高压折叠共源共栅运放作为缓冲输出,保证了DAC良好的单调性,提高了抗辐射能力。该DAC芯片尺寸为5.80 mm×3.70 mm。测试结果表明,在正负电源电压分别为±5 V时,DAC的输出范围达到-2.5~2.5 V,功耗为26.95 mW,DNL为0.41 LSB,INL为0.34 LSB,输出建立时间为6.5 μs,INL匹配度为0.11 LSB。
高压DAC MOS管阈值 NMOS管环栅 总剂量辐射 high voltage DAC MOS transistor threshold voltage NMOS transistor ring-gate TID
1 先进输电技术国家重点实验室(国网智能电网研究院有限公司), 北京 昌平 102209
2 中国科学院半导体研究所 半导体材料科学重点实验室, 北京 100083
阈值电压、栅内阻、栅电容是碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)的重要电学参数, 但受限于器件寄生电阻、栅介质界面态等因素, 其提取过程较为复杂且容易衍生不准确性。文章通过器件建模和实验测试, 揭示了MOSFET的栅电容非线性特征, 构建了电容-电阻串联电路测试方法, 研究了SiC MOSFET的栅内阻和阈值电压特性。分别获得栅极阻抗和栅源电压、栅极电容和栅源电压的变化规律, 得到栅压为-10V时的栅内阻与目标值误差小于0.5Ω, 以及串联电容相对栅源电压变化最大时的电压近似为器件阈值电压。相关结果与固定电流法作比较, 并分别在SiC平面栅和沟槽栅MOSFET中得到验证。因此, 该种电容-电阻法为SiC MOSFET器件所面临的阈值电压漂移、栅极开关振荡现象提供较为便捷的评估和预测手段。
碳化硅 金属氧化物半导体场效应晶体管 阈值电压 栅内阻 小信号模型 SiC MOSFET threshold voltage internal gate resistance small-signal model
京东方科技集团股份有限公司 技术中心, 北京 100176
为改善LTPS AMOLED显示器像素电路阈值电压变动性补偿效果, 本文分析了相关电压型像素电路的工作过程, 确认了影响阈值电压补偿效果的关键因素, 包括显示信号刷新扫描行周期对阈值电压获取充电时间的制约、驱动信号形成过程中相关TFT电容增量造成的阈值电压精度损失等。针对这些关键因素, 本文提出了像素电路改进对策。通过分离阈值电压获取和数据电压信号刷新过程实现阈值电压获取充电时间的延长, 通过反向增量电容补偿相关电容增量误差。在像素OLED驱动电流受阈值电压变动影响突出的低灰阶状态下, 模拟结果表明阈值电压获取和数据电压信号刷新过程分离像素电路的OLED驱动电流变动性是参考电路的1/7; 反向增量电容补偿像素电路OLED驱动电流变动性大约为无补偿参考电路的1/2。补偿效果样品视觉评价结果与模拟结果趋势相符。
阈值电压补偿 充电时间 电容增量 LTPS AMOLED LTPS AMOLED threshold voltage compensation charging time capacity increment
为获得更高的阈值电压, 提出了一种新型栅下双异质结增强型AlGaN/GaN高电子迁移率晶体管(HEMT)。使用双异质结电荷控制模型分析了基本机理, 推导了阈值电压表达式。仿真结果表明, 器件阈值电压与调制层Al组分呈线性关系。当调制层Al组分小于势垒层时, 阈值电压增大, 反之减小。调制层厚度可加大这种调制作用。当调制层Al组分为0%、厚度为112 nm时, 器件具有2.13 V的阈值电压和1.66 mΩ·cm2的比导通电阻。相对于常规凹槽栅结构, 新结构的阈值电压提高了173%。
增强型 高电子迁移率晶体管 阈值电压 双异质结 电荷控制模型 enhancement-mode HEMT threshold voltage double heterojunction charge control model
电子科技大学 电子薄膜与集成器件国家重点实验室, 成都 610054
对不同几何尺寸的8型栅NMOS,在受到总剂量辐射影响时其电参数特性的损伤或退化特性,以及与常规结构抗总剂量能力或参数损伤变化比较的异同进行了研究。研究结果表明,栅源重叠宽度和宽长比对8型栅关态漏电流的影响相比直栅可以忽略不计; 任一几何尺寸8型栅NMOS饱和漏极电流在不同辐射总剂量下相比直栅有着良好的稳定性。同时,小宽长比8型栅饱和漏极电流的差异来源于栅源重叠宽度的不同,大宽长比8型栅饱和漏极电流的大小不再受到栅源重叠宽度的影响; 180 nm工艺下不同几何尺寸8型的栅阈值电压在测试中都稳定在0.41 V,显著优于直栅。
8型栅NMOS 辐射总剂量 几何尺寸 关态漏电流 饱和漏极电流 阈值电压 8-shape NMOS TID geometric size off-state leakage current drain saturation current threshold voltage
为了得到高击穿电压、高阈值电压的增强型GaN器件,提出了一种P型掺杂GaN(P-GaN)栅极结合槽栅技术的AlGaN/GaN/AlGaN双异质结结构。该器件的阈值电压高达3.4 V,击穿电压达738 V。利用Sentaurus TCAD进行仿真,对比了传统P-GaN栅与P-GaN栅结合槽栅的AlGaN/GaN/AlGaN双异质器件的阈值电压和耐压。结果表明,栅槽深度在5~13 nm范围内变化时,阈值电压随栅槽深度的增大而增大,击穿电压随栅槽深度的增大呈先增大后略减小; 导通电阻随槽栅深度的增大而增大,最小导通电阻为11.3 Ω·mm。
P-GaN 栅极 双异质结 槽栅 阈值电压 击穿电压 P-GaN gate double heterojunction recessed-gate threshold voltage breakdown voltage
1 中国科学院 微电子研究所， 北京 100029
2 中国科学院 硅器件技术重点实验室， 北京 100029
3 中国科学院大学， 北京 100049
研究了低阈值电压(LVT)结构的28 nm超薄体全耗尽绝缘体上硅(FD-SOI)MOSFET的高温下特性。在300 ℃下对器件进行测试，将FD-SOI与部分耗尽(PD)SOI进行参数对比。结合理论分析，证明了高温下超薄体FD-SOI具有比PD-SOI更低的阈值电压漂移率和亚阈值摆幅。在300 ℃高温下工作时，SOI MOSFET的参数发生退化，阈值电压减小，泄漏电流增加，栅极对沟道电流的控制能力大大减小。超薄体FD-SOI的设计可使器件的高温性能更加稳定，将电路的工作温度提高到300 ℃。
高温器件 阈值电压 亚阈值摆幅 超薄体FD-SOI high temperature device threshold voltage subthreshold slope ultra-thin-body FD-SOI
