随着电磁环境的日益复杂，保证集成电路（IC）的可靠性成为一个巨大的挑战。在此基础上，通过对CMOS反相器的仿真和实验研究，研究了快上升沿电磁脉冲（EMP）引起的陷阱辅助隧穿（TAT）效应。对此进行了详细的机理分析用于解释其物理损伤过程。EMP感应电场在氧化层中产生陷阱和泄漏电流，从而导致器件的输出退化和热失效。建立了退化和失效的理论模型，以描述输出退化及热积累对EMP特征的依赖性。温度分布函数由半导体中的热传导方程导出。基于TLP测试系统进行的相应实验证实了出现的性能退化，与机理分析一致。Sentaurus TCAD的仿真结果表明，EMP引起的损坏是由栅极氧化层中发生的TAT电流路径引起的，这也是器件的易烧坏位置。此外，还讨论了器件失效与脉冲上升沿的关系。本文的机理分析有助于加强其他半导体器件的EMP可靠性研究，可以对CMOS数字集成电路的EMP加固提出建议。

利用Sentaurus-TCAD建立了CMOS与非门电路的二维电热模型，仿真研究了在电磁脉冲注入下，CMOS与非门电路产生的扰乱和损伤效应及其机理。结果表明，在EMP注入下，电路输出电压、内部的峰值温度呈周期性的“下降-上升”，当注入功率较大时，EMP撤销后输出电压停留在异常值，PMOS源极电流增加，温度不断上升，最终烧毁在PMOS源极，这是因为器件内部产生了闩锁效应。随着脉宽的增加, 损伤功率阈值减小而损伤能量阈值增大，通过数据拟合得到脉宽与损伤功率阈值和损伤能量阈值的关系。该结果可对EMP损伤效应进行评估并对器件级EMP抗毁伤加固设计具有指导作用。