介绍了一款高速串行接口发送机芯片。均衡器采用多抽头前馈均衡结构, 且各阶均衡系数均可调, 增大了均衡调谐范围, 提高了均衡精确度; 驱动器采用 H树型电流模结构, 提高了电流利用率, 降低了功耗。设计采用 TSMC 55 nm CMOS工艺, 电源电压为 1 V, 输出数据率范围为 550 Mb/s~6.25 Gb/s。在最高工作速率 6.25 Gb/s下, 发送机整体功耗约 20 mW, 结果表明发送机均衡精确度较高, 功耗较低。

提出了一种连续速率的时钟数据恢复 (CDR)电路, 可覆盖 500 Mbps到 4 Gbps数据率。该 CDR电路在 130 nm互补金属氧化物半导体 (CMOS)工艺下实现, 基于相位插值 (PI)原理, 采用数字投票电路和相位控制逻辑替代电荷泵和模拟滤波器以方便工艺移植。为缩小片上锁相环 (PLL)输出时钟频率范围, 同时避免 PI电路处于非线性区, 该 CDR电路采用多种速率模式切换的方式将采样时钟频率限定在 500 MHz~1 GHz之间。 PI电路为 7 bit精确度, 线性度良好, 4 Gbps数据率时, 恢复时钟的峰峰值抖动约为 25.6 ps。该 CDR误码率在 10-10以下, 可跟踪昀大 ±976.6 ppm的数据频偏, 功耗约为 13.28 mW/Gbps, 测试芯片大小为 5 mm2, 其中 CDR芯核部分为 0.359 mm2。

提出了一种新型的应用于低压差线性稳压器(LDO)的斜坡软启动电路，其采用两路斜坡使能信号以及一路斜坡基准信号，消除了电源上电时产生的浪涌电流。该斜坡软启动电路已应用于一款LDO 中，并采用0.35 μm CMOS 工艺实现流片，其仅占LDO 有效面积的8.3%，消耗电流仅600 nA。仿真以及测试结果显示，采用该软启动电路之后，LDO 的上电浪涌电流得到有效抑制。LDO 在最差情况下的线性调整率为2.7 mV/V，负载调整率为0.064 mV/mA。