设计了一种用于CMOS图像传感器时钟产生的电荷泵锁相环(CPPLL)电路。基于0.18μm CMOS工艺, 系统采用常规鉴频鉴相器、电流型电荷泵、二阶无源阻抗型低通滤波器、差分环形压控振荡器以及真单相时钟结构分频器与CMOS图像传感器片内集成。系统电路结构简洁实用、功耗低, 满足CMOS 图像传感器对锁相环低功耗、低噪声、输出频率高及稳定的要求。在输入参考频率为5MHz时, 压控振荡器(VOC)输出频率范围为40~217MHz, 系统锁定频率为160MHz, 锁定时间为16.6μs, 功耗为2.5mW, 环路带宽为567kHz, 相位裕度为57°, 相位噪声为-105dBc/Hz@1MHz。

提出了一种基于6T像素结构的全局曝光CMOS图像传感器。通过采用PPD结构的6T像素、高复位电平和低阈值器件, 提高了动态范围, 并优化设计了像素单元的版图, 使之获得较高的填充系数; 模拟读出电路部分, 通过采用双采样、增益放大和减小列级固定模式噪声(FPN)处理, 以及对列选控制电路进行优化, 减小了对全局PGA的运放设计要求。芯片的工作频率为20MHz, 动态范围为66dB, 实现了全局曝光方式CMOS图像传感器的设计。