1 重庆邮电大学 光电工程学院, 重庆 400065
2 重庆光电技术研究所, 重庆 400060
设计了一种用于CMOS图像传感器时钟产生的电荷泵锁相环(CPPLL)电路。基于0.18μm CMOS工艺, 系统采用常规鉴频鉴相器、电流型电荷泵、二阶无源阻抗型低通滤波器、差分环形压控振荡器以及真单相时钟结构分频器与CMOS图像传感器片内集成。系统电路结构简洁实用、功耗低, 满足CMOS 图像传感器对锁相环低功耗、低噪声、输出频率高及稳定的要求。在输入参考频率为5MHz时, 压控振荡器(VOC)输出频率范围为40~217MHz, 系统锁定频率为160MHz, 锁定时间为16.6μs, 功耗为2.5mW, 环路带宽为567kHz, 相位裕度为57°, 相位噪声为-105dBc/Hz@1MHz。
CMOS图像传感器 锁相环 频率综合器 片内集成 CMOS image sensor phase-locked loop frequency synthesizers on-chip integration