基于EPC Class-1 Generation-2协议规定，对工作于全球UHF RFID频段的频率综合器的设计指标进行了分析。采用标准0.18 μm CMOS工艺，集成自适应频率校准模块设计了一种新颖的低相位噪声、快速锁定的小数频率综合器。其中，LC-VCO基于无尾电流源式设计，利用二次谐波滤波技术显著降低了带内相位噪声；自适应频率校准电路则区别于传统的二进制比较法，基于新颖的逐次比较法以减小VCO的4位数控逻辑电压的比较次数，因而可以快速确定VCO的控制字并缩短锁定时间。仿真结果表明，自适应校准阶段的时间仅约6.3 μs，环路整体锁定时间低于23.2 μs，100 kHz频偏处的相位噪声性能为-106.3 dBc/Hz，1 MHz频偏处为-126.1 dBc/Hz，整体功耗为84 mW。与最近发布的先进的CMOS小数频率综合器的性能相比，所设计的小数频率综合器实现了更优的相位噪声性能，同时能以较短的锁定时间以及较低的功耗工作。

采用65 nm CMOS工艺,设计了一种宽带低相噪低杂散的Σ-Δ小数分频频率综合器。该频率综合器采用3个压控振荡器以及可编程分频链路实现宽带输出,每个压控振荡器采用自适应衬底偏置技术以减小PVT变化的影响。可编程分频器采用重定时单元同步输出,降低了分频器的相位噪声。自动频率校准模块采用一个可对压控振荡器直接计数的结构,缩短了频率锁定时间。Σ-Δ调制器中采用了陷波滤波结构,降低了高频量化噪声。后仿真结果表明,1.2 V电源电压下,该频率综合器可输出正交信号的频率范围为0.2~6 GHz,输出频率为3.762 5 GHz时,相位噪声为-113.59 dBc/Hz @1 MHz,参考杂散为-59.3 dBc,功耗为91 mW。

针对晶体振荡器相位噪声指标振动恶化问题设计了一种无源隔振和有源加速度补偿的联合补偿方案。该方案首先采用两级橡胶减震器实现良好的无源隔振，优化了晶振在300 Hz外的动态相位噪声；同时采用有源加速度电补偿方式弥补了无源隔振系统在近端(约220 Hz)谐振问题，优化了10~200 Hz的动态相位噪声。振动试验实测结果表明，该联合补偿法使晶振动态相位噪声指标在偏离载波10~2 000 Hz时均得到了15~35 dB的优化效果。

采用低相位噪声频率合成和锁相技术,为世界首台 85Rb喷泉钟研制了低相位噪声微波频率综合器,实现了低相位噪声的钟频信号输出。当该微波频率综合器的频率分辨率为0.7 μHz,输出频率为3.036 GHz时,在傅里叶频率1 Hz,100 Hz和10 kHz处的单边带相位噪声谱密度分别为-97 dBc·Hz -1,-127 dBc·Hz -1和-130 dBc·Hz -1,剩余相位噪声比本机振荡器绝对噪声低20 dB以上。研究了量子散弹噪声和Dick效应,发现在微波链路噪声为主要噪声的情况下, 85Rb喷泉钟的稳定度与目前 87Rb和 133Cs喷泉钟相当。微波系统对 85Rb喷泉钟稳定度的贡献为2.9×10 -13τ-1/2,其中频率综合器的剩余相位噪声贡献为1.2×10 -14τ-1/2(τ为积分时间)。利用该微波综合器,可以实现 85Rb喷泉钟的高稳定运行,并为其性能的提升打下基础。

介绍了一种 X波段低相噪频率综合器的实现方法。采用混频环与模拟高次倍频相结合的技术，实现 X波段跳频信号的产生。采用该技术实现的频率综合器杂散抑制可达 -68 dBc，相噪优于-99 dBc/Hz@1 kHz, -104 dBc/Hz@10 kHz, -106 dBc/Hz@100 kHz。重点论述了所采用的低相噪阶跃倍频的关键技术，详细分析了重要指标及其实现方法，实测结果证明采用该方法可实现给定指标下的X波段低相噪频率综合器。

设计了一种用于CMOS图像传感器时钟产生的电荷泵锁相环(CPPLL)电路。基于0.18μm CMOS工艺, 系统采用常规鉴频鉴相器、电流型电荷泵、二阶无源阻抗型低通滤波器、差分环形压控振荡器以及真单相时钟结构分频器与CMOS图像传感器片内集成。系统电路结构简洁实用、功耗低, 满足CMOS 图像传感器对锁相环低功耗、低噪声、输出频率高及稳定的要求。在输入参考频率为5MHz时, 压控振荡器(VOC)输出频率范围为40~217MHz, 系统锁定频率为160MHz, 锁定时间为16.6μs, 功耗为2.5mW, 环路带宽为567kHz, 相位裕度为57°, 相位噪声为-105dBc/Hz@1MHz。