数字低压差线性稳压器由于可以在低电源电压下工作而被广泛使用。在数字低压差线性稳压器中，其利用模数转换器和积分器进行稳压操作。但是当负载出现瞬态电压变化，其稳定时间将会很长。在 PI控制系统中，积分系数大的电路建立时间很短，会产生过冲，然后输出才会稳定。积分系数小的模型输出可以直接稳定，但是建立时间太长。提出了一种高速可调节电路模型，目的是利用电压传感器和时间数字转换器(TDC)，并在电路中加入 2种不同积分系数的积分器。首先利用电压传感器和时间数字转换技术(TDCT)实现模数转换以得到数字信号。随后判断数字信号与基准电压，在误差很大时，控制电路选择大积分系数，输出到 PI控制；误差小时，控制电路选择小的积分系数，这样可以使电路结合不同积分系数电路的优点，从而达到同时缩短电路建立时间和稳定时间的目的。
数字低压差线性稳压器 PI控制 建立时间 稳定时间 模拟集成电路 Digital Low Drop-Out regulators PI controller setup time stabilization time analog integrated circuit 太赫兹科学与电子信息学报
2023, 21(8): 1059
1 中国空间技术研究院 通信卫星事业部, 北京 100094
2 四川大学 电子信息学院, 成都 610064
建立时间是边沿触发器的一个重要技术参数, 在设计跨时钟域电路和高速数字电路时起着关键性的作用。介绍了一种对集成边沿触发器或自制边沿触发器的建立时间进行物理测量的方法, 利用同一脉冲分别作用于触发器的时钟端和输入端, 通过延时器对两个端口的脉冲进行时延扫描调节, 就可测得该触发器的误码统计分布曲线, 从而获得较为精确的建立时间参数。对集成边沿触发器74LS74芯片进行了实测, 测试精度可达1ps。
边沿触发器 建立时间 误码率 flipflop setup time bit error rate
1 中国空间技术研究院 通信卫星事业部, 北京 100094
2 四川大学 电子信息学院, 成都 610064
在跨时钟域数据传输中, 常因违反触发器的建立时间和保持时间要求而产生亚稳态现象, 导致数据误码。为对亚稳态发生过程进行直观观测, 利用所搭建的亚稳态观测平台, 在建立时间区域对TTL维持阻塞型集成边沿触发器74LS74芯片和CMOS传输门型集成边沿触发器74HC74芯片分别进行了误码测试。测试结果表明, 两芯片性能接近, 在建立时间0.9~1.6ns区间存在0%~100%误码过渡带, 能观测亚稳态过程的直观波形。测试过程中, 发现触发器输入电平上跳变时, 误码率在以上区间存在稳定的单调变化曲线。当触发器输入电平下跳变时, 误码率会从0%瞬变到100%, 实验未观测到过渡带。输入下跳变时, 当延迟参量单向递增或递减时, 瞬变区域不一样, 存在回差现象。
触发器 亚稳态 建立时间 误码率 flip-flop metastable state setup time bit error rate
1 光纤通信技术和网络国家重点实验室, 湖北 武汉 430074
2 武汉电信器件有限公司, 湖北 武汉 430074
介绍了10 Gbit/s EPON(以太网无源光网络)系统中对称OLT(光线路终端)光模块的设计方案和关键技术, 重点描述在接收端如何实现双速率突发接收, 以及10 Gbit/s突发接收部分硬件电路的构成。测试结果表明: 该模块在突发接收条件下接收端的接收建立时间和灵敏度均满足10 Gbit/s EPON标准IEEE Std.802.3av的要求。
光线路终端光模块 对称 突发接收 接收建立时间 OLT optical module symmetric burst receiving reception setup time
