无锡华润上华科技有限公司, 江苏 无锡 214061
提出了一种具有分段P型埋层的Triple-RESURF LDMOS(SETR LDMOS)。该结构将传统Triple-RESURF LDMOS(TR LDMOS)中均匀掺杂的P埋层漏端一侧做分段处理，使漂移区中P型杂质从源端到漏端呈现出近似阶梯掺杂的分布。这种优化能够平衡漏端底部剧烈的衬底辅助耗尽效应，提升器件的耐压性能；同时，器件正向导通状态下，对电流的传输路径也没有形成阻碍，能够维持较低的比导通电阻。流片结果表明，在漂移区长度均为65 μm的情况下，SETR LDMOS的击穿电压能达到813 V，比传统TR LDMOS的击穿电压高51 V，且比导通电阻维持在7.3 Ω·mm2。
P型埋层 击穿电压 比导通电阻 P buried layer LDMOS LDMOS breakdown voltage specific on-resistance
1 中国电子科技集团公团 第五十八研究所， 江苏 无锡 214035
2 株洲中车时代半导体有限公司， 湖南 株洲 412000
3 电子科技大学 功率集成技术实验室， 成都 610054
4 电子科技大学 广东电子信息工程研究院， 广东 东莞 523808
提出了一种基于体硅的表面超结横向绝缘栅双极晶体管(SSJ LIGBT)。分析了工艺参数注入剂量和注入能量对器件性能的影响，基于耐压需求的考虑，设计并优化了SSJ LIGBT器件及其终端。对该SSJ LIGBT进行了击穿特性、输出特性和转移特性的测试。测试结果表明，该SSJ LIGBT的耐压达到693 V，比导通电阻仅为6.45 Ω·mm2。
横向绝缘栅双极型晶体管 表面超结 终端设计 耐压 比导通电阻 LIGBT surface superjunction termination technology withstand voltage specific on-resistance
西南交通大学 电子工程系 集成电路设计实验室, 成都 610000
相比于传统VDMOS, 超结耐压层结构和高k介质耐压层结构VDMOS能实现更高的击穿电压和更低的导通电阻。通过仿真软件, 对3D圆柱形高k VDMOS具有、不具有界面电荷下的各种结构参数对电场分布、击穿电压和比导通电阻的影响进行了系统总结。研究和定性分析了击穿电压和比导通电阻随参数的变化趋势及其原因。对比导通电阻和击穿电压的折中关系进行了优化。该项研究对高k VDMOS的设计具有参考价值。
高介电常数耐压层 界面电荷 击穿电压 比导通电阻 high k voltage sustaining layer interface charge breakdown voltage specific on-resistance
1 南京电子器件研究所，宽禁带半导体电力电子器件国家重点实验室，南京 210016
2 国扬电子有限公司，扬州 225100
自2017年报道SiC(碳化硅)功率金属氧化物半导体场效应晶体管(MOSFET)技术进展以来，针对器件比导通电阻(RON,SP)高等问题不断优化器件结构设计，本课题组改进关键加工工艺，使1200 V SiC MOSFET的RON,SP从8 mΩ·cm2降低到4.8 mΩ·cm2。与此同时，本课题组采用新一代SiC MOSFET设计和工艺技术研制出6.5 kV、10 kV以及15 kV等高压低导通电阻SiC MOSFET，其中10 kV和15 kV器件的比导通电阻分别为144 mΩ·cm2和204 mΩ·cm2，接近单极型SiC器件的理论极限。
碳化硅 功率 金属氧化物半导体场效应晶体管 高压 比导通电阻 SiC power MOSFET high voltage specific onresistance
1 中国科学院大学 微电子学院, 北京 100029
2 中芯国际集成电路制造有限公司, 天津 300385
提出一种改善n型横向双扩散金属氧化物半导体(NLDMOS)器件性能的工艺方法。该方法基于某公司0.18μm标准工艺流程, 通过在NLDMOS的共源处增加一道离子注入, 引出衬底电荷, 以优化NLDMOS器件的击穿电压（Vb）与比导通电阻（Rsp）。选择不同的注入离子浓度与快速热退火时间, 研究了器件的Vb与Rsp变化。由于离子激活效率不足, 单纯增加20%的注入离子浓度, 器件的耐压性能提升极小, 采用增加20%注入离子浓度结合延长20s快速热退火时间的方法, NLDMOS器件的Vb提高约2.7%, 同时Rsp仅增加0.9%左右。
击穿电压 比导通电阻 离子注入 快速热退火 NLDMOS NLDMOS breakdown voltage Rsp ion implant RTA
