1 引言

近年来,随着大数据和云计算技术的快速发展,通信网络中传输的数据量以指数级形式增长。数据量骤升也对作为数据传输和处理重要环节的数据中心提出了更高的要求,需要其具有更大的带宽和更快的数据处理速度。数据中心也正面临着从10 GB/40 GB向25 GB/100 GB/400 GB的升级发展^[1]。然而,数据中心的冷却能力有限,迫切需要降低能耗。另外,数据中心的服务器和服务器顶部(TOR)交换机之间的链路对数据中心的传输速率有较大影响,而这一部分链路最为繁杂。因此传统的电互连方式由于具有功耗高、带宽小、延迟高、链路重构性有限等不足之处,不再适用于数据中心服务器和TOR交换机之间的连接^[2]。光互连由于具有功耗低、传输速度快、交换转变快速、可实现波分复用和并行连接等优点,成为现阶段数据中心链路中TOR交换机和服务器之间的主要连接方式。TOR交换机和服务器的距离普遍小于100 m,这正是基于垂直腔面发射激光器(VCSEL)的光互连技术的有效作用距离。并且相比于硅光子集成芯片技术,基于VCSEL的光互连技术具有更低的能耗^[3-4]、更少的应用成本,更适用于数据中心中应用需求最高的短距离光互连,所以VCSEL仍然是光互连发展方案的重点之一^[5-12]。

2013年,Kern等^[13]提出了基于AlGaAs/GaAs的850 nm波长VCSEL和PIN探测器(PIN-PD)的单片集成。此结构是将VCSEL和PIN-PD横向集成,如图1所示,在外延生长时将PIN-PD结构生长在VCSEL结构的上面,然后在器件的制作过程中通过刻蚀将VCSEL和PIN-PD结构横向隔离开,再将VCSEL结构上部的PIN-PD结构刻蚀干净,最终达到消除PIN对VCSEL性能影响的目的。这一结构的光探测器部分具有3 μm厚的本征层,其响应度达到0.6 A/W以上,并且具有很低的暗电流和大约8 GHz的3 dB带宽,激光器部分的小信号带宽也达到了12.5 GHz。从结构来看,此设备能够满足收发一体的芯片要求,并且可以用于单纤双向的光互连链路,但是其带宽较低,并且和其他横向集成芯片一样,横向集成具有封装方案复杂、成本高等缺陷。另外在单纤双向的方案中使用此结构还有一个缺陷,即光纤耦合问题,VCSEL具有圆形光斑、光纤耦合效率高等优点,但是此结构的耦合方案是在VCSEL和PIN结构中取一个耦合的折中,势必会降低VCSEL耦合的优势,并且会降低整个结构的光纤耦合效率。2014年Shen等^[14]将VCSEL和PIN-PD封装起来,使光波导横向集成在位于同一平面的结构。此结构同样具有收发一体的通信功能,但是其也具有与横向集成相同的问题(封装成本高、器件尺寸较大),而且需使用额外的光纤耦合,并未满足单纤双向的链路要求。

图 1. VCSEL和PIN单片集成结构图[13]

Fig. 1. Structure diagram of VCSEL and PIN monolithic integration[13]

下载图片 查看所有图片

本课题组将VCSEL和PIN-PD在垂直方向上集成^[15]。因该结构具有光纤耦合效率高、可实现单纤耦合、封装方案简易、成本低、功耗小等优势,因此本文对此垂直集成器件作结构和性能的进一步优化。

2 结构设计

本文提出的结构如图2所示,结构上部分为VCSEL单元,下部分为PIN-PD单元。此结构为双端通信器件对,一端发送中心波长为850 nm的光信号探测中心波长为805 nm的光信号,另一端发送中心波长为805 nm的光信号探测中心波长为850 nm的光信号,在前期工作中已经设计出了可以实现双端通信的器件对结构^[15]。但是前期设计的中心波长为805 nm的光信号发送端器件的材料和结构特性导致其在工作波段附近的稳定性和可靠性较差,因此本文将通过特定的设计来提高 VCSEL单元工作的可靠性和稳定性。

图 2. 集成器件结构图

Fig. 2. Structure of the proposed integrated optoelectronic chip

下载图片 查看所有图片

本文提出的集成结构有两个主要的设计目标:一是VCSEL单元的结构设计,目标是实现以GaAs材料为量子阱的VCSEL结构,通过进一步优化结构使VCSEL单元的阈值电流和3 dB带宽等性能达到预期目标;二是通过特殊的优化设计使得VCSEL和PIN-PD两部分在光学和电学上实现解耦,进而达到两个结构可以同时接收和发送光信号的目标。

2.1 VCSEL和PIN-PD设计

VCSEL结构由两个高反射率的分布式布拉格反射镜(DBR)、一个光学谐振腔以及有源区组成。顶部分布式布拉格反射镜Top-Mr是由23.5对p型掺杂的Al_0.15Ga_0.85As/Al_0.90Ga_0.10As组成,底部分布式布拉格反射镜Bottom-Mr是由34.5对n型掺杂的Al_0.15Ga_0.85As/Al_0.90Ga_0.10As组成。为了同时在两个不同波段分别实现高反射率和高透射率,将顶部DBR特殊设计为非周期的DBR。两个DBR形成的光学谐振腔腔长为3λ/2个光学厚度,λ为VCSEL激射的中心波长,其由有源区和有源区两侧的限制层组成。限制层为低掺杂的Al_0.30Ga_0.70As,有源区由4对GaAs/Al_0.30Ga_0.70As量子阱结构组成,其激射中心波长为805 nm。在顶镜Top-Mr与谐振腔之间是厚度为30 nm的Al_0.98Ga_0.02As层,该层在VCSEL台面经过后续湿氮氧化步骤之后,形成具有较低空穴迁移率的电流限制孔。

VCSEL结构设计的第一个重点问题是量子阱结构的设计。文献[ 16]中使用低Al组分的AlGaAs材料作为量子阱,但是含铝有源区容易氧化和产生暗线缺陷,腔面光学灾变功率密度不高,从而限制激光器的功率和寿命,且不利于提高器件的可靠性。文献[ 17]中采用GaAs量子阱结构,可进一步提高所设计结构中VCSEL单元工作的稳定性,但是没有继续进行结构的优化探索。本文采用GaAs材料作为量子阱,探究了量子阱结构的势阱宽度相同时不同势垒宽度对于增益谱的影响。图3所示为不同势垒厚度下的增益谱,随着势垒厚度的增加,结构的光限制因子也会增大,因此增益峰值也逐渐升高;但当势垒厚度增加到一定程度时,多量子阱的隧穿效应也会受到影响。由图3可知:当势垒厚度由4 nm增加至8 nm时,增益谱峰值不断升高;再继续增加势垒厚度,增益谱峰值则无明显变化。

图 3. VCSEL不同势垒厚度时增益谱

Fig. 3. Gain spectra for different barrier thicknesses of VCSEL

下载图片 查看所有图片

VCSEL结构设计的第二个重点问题是通过特殊设计优化阈值特性。一方面如上文所述设计量子阱结构使其增益增加,阈值特性会随着增益增加而逐渐优化。另一优化阈值特性的方面是设计其氧化孔径。氧化孔径的尺寸决定了有源区面积的大小,当氧化孔径减小时有源区面积减小,阈值电流降低。但是氧化尺寸过小,也会影响输出功率,并且电流分布小于光场分布区域,载流子的分布和光场分布无法达到一致,导致阈值电流升高。而氧化孔径尺寸增大可以在较大范围内提供电流,因此阈值电流会降低。但是过大的尺寸也会引起载流子和电流的扩展,从而引起基模变宽,并且较大的尺寸也会由于需要大电流才能到达阈值而产生有源区温度升高的问题。因此,对于性能良好的VCSEL结构来说,设计合适的氧化孔径尺寸是很有必要的。本文设定VCSEL单元半径为12 μm,仿真计算其氧化孔径的半径从2.5 μm增加到3.5 μm的阈值电流和斜率效率,结果如图4所示,当氧化孔径的半径为3 μm时,阈值电流为1.0 mA,斜率效率为0.695 W/A。

图 4. 不同氧化孔径尺寸下VCSEL的阈值电流和斜率效率

Fig. 4. Threshold current and slope efficiency for different oxidized sizes of VCSEL

下载图片 查看所有图片

PIN-PD单元结构是由2.1 μm厚的未掺杂的GaAs吸收层嵌入在p掺杂和n掺杂的Al_0.20Ga_0.80As组成。对于探测器来说,暗电流是表征器件性能的一项重要指标,因此在结构设计时需降低器件暗电流。由于材料的内部缺陷和杂质,耗尽区常常也会存在载流子的产生与复合,即产生-复合暗电流^[18]。本结构的设计中采用晶格匹配的材料以及本征层材料未掺杂的方式,减少了这一部分暗电流。另外,由于VCSEL单元的p区DBR串联电阻较大,在大电流注入情况下,器件发热较为严重,这会使耗尽区之外热产生的少数载流子因空间上存在浓度差而通过扩散进入耗尽区,从而在较大程度上增加了PD的暗电流。因此接触层重掺杂,使得只有非常少量的少数载流子能扩散并通过耗尽层被外电路收集,从而减小了器件发热产生的暗电流^[19]。

2.2 电学解耦

这一问题的解决是通过在VCSEL单元和PIN-PD单元之间插入一层Al_0.98Ga_0.02As外延层实现的,此外延层在器件的制作过程中通过湿法氧化形成Al₂O₃层,能够实现VCSEL单元和PIN-PD单元工作时的电学解耦。

2.3 光学解耦

光学解耦是通过设计两个单元的波分复用工作光谱和特殊设计VCSEL的两个DBR来实现的。波分复用工作光谱是指器件的VCSEL单元发送波段的中心波长为805 nm,而PIN-PD单元的接收波段的中心波长为850 nm。采用窗口效应,实现在不同波段的收发工作,国际上已有类似的研究,在文献[ 20]中,研究人员使用光环行器来控制发送上行光信号的波段中心波长为1310 nm和接收下行光信号的波段中心波长为1550 nm。其中PD所选用的Ⅲ-Ⅴ族吸收材料的截止波长为1370 nm,该波长对接收的光信号为透明的,以此实现同一器件的收发一体。VCSEL单元DBR部分的特殊设计是指:其在805 nm附近10 nm范围内的反射率高达99%以上,而在850 nm附近10 nm范围内的反射率低于10%,如图5所示。此设计一方面可保证传输过来的中心波长为850 nm的光在VCSEL中达到一个高透的效果从而能够顺利进入PIN-PD中得到探测,另一方面是VCSEL单元激射的中心波长为805 nm的光信号能够因其具有很高的反射率不会进入PIN-PD单元中产生影响。 综上可得,VCSEL单元工作在805 nm中心波长范围内,PIN-PD单元工作在850 nm中心波长范围内,并且805 nm波长光信号在VCSEL单元中具有很高的反射率,而850 nm波长光信号在VCSEL单元中具有很高的透射率,因此VCSEL单元和PIN-PD单元在光学上可以实现相互解耦。

图 5. VCSEL反射谱

Fig. 5. Reflection spectrum of VCSEL

下载图片 查看所有图片

3 结构特性

本文所提出的集成芯片的性能由Silvaco Atlas软件仿真得到。在仿真中,采用有效频率法^[21]和自洽二维模型^[22],主要包括迁移率模型、复合模型、增益模型和费米-狄拉克统计模型等。其中各模型所采用的计算方法与参数来源于文献[ 22]。器件的仿真结构如图2所示,VCSEL单元的尺寸设为半径12 μm,Top-Mr下的Al_0.98Ga_0.02As层经过工艺湿法氧化转化成Al₂O₃,在VCSEL中心形成直径为6 μm的电流限制窗口。PIN-PD的半径设为15 μm。VCSEL单元和PIN-PD单元的电极设置如图2所示,VCSEL的底电极和PIN-PD的顶电极接地。

3.1 VCSEL特性

VCSEL的静态特性和动态特性仿真结果如图6所示。仿真时VCSEL的偏置电流由0 mA增加到12.5 mA,由图6(a)可以得出,VCSEL单元的阈值电流为1.0 mA,斜率效率为0.695 W/A。进一步分析VCSEL的动态特性,在VCSEL上加一个0.05 V的脉冲电压,然后再对其产生的响应结果进行快速傅里叶变换,得到其响应曲线。由于VCSEL单元的响应频率和弛豫振荡频率几乎是对应的,在对应弛豫振荡频率处表现为峰值,当频率高于弛豫振荡频率时,响应曲线便会下降。响应曲线如图6(b)所示,VCSEL的3 dB带宽为15 GHz。由于本芯片为垂直集成结构,其串联电阻也会较高,然而较高的串联电阻会增加电路的RC(电阻和电容乘积)时间常数,因此减小了VCSEL单元3 dB带宽^[23]。由于VCSEL的带宽小于PD的带宽,集成芯片的带宽主要受VCSEL端带宽限制,因此集成器件的工作带宽也会受限减小。

图 6. VCSEL单元特性。(a)静态特性;(b)动态特性

Fig. 6. VCSEL unit’s performances. (a) Static performance; (b) dynamic performance

下载图片 查看所有图片

3.2 PIN-PD特性

PIN-PD单元偏压设置为-2 V,输入光强为700 W/cm²,交流小信号的输入光强为70 W/cm²。由图7可知,在此条件下,PIN-PD的3 dB带宽约为21 GHz。本集成芯片所设计的PIN-PD单元要求其量子效率在工作波长范围内必须高于70%,才能保证其正常工作,此部分计算分析在下文详细说明。

图 7. 集成器件PIN-PD单元动态特性

Fig. 7. PIN-PD units’ dynamic performance of the integrated chip pair

下载图片 查看所有图片

3.3 集成器件特性

本文所提出结构的第二个主要设计目标在于两个单元工作时光学上和电学上的解耦,因此继续仿真VCSEL单元和PIN-PD单元直流情况下的光学隔离特性和电学隔离特性,以及交流高频小信号下的隔离特性,以保证两个单元部分能够独立工作。

3.3.1 光学隔离特性

本集成芯片的光响应特性如图8所示。输入光强设置为10 W/cm²,波长变化范围为0.79~0.88 μm,VCSEL单元偏压设置为0,PIN-PD单元偏压设置为-2 V。由图8可以得出,PIN-PD在840 nm到860 nm范围内的量子效率都高于70%,在854 nm处量子效率达到了80%。此时,VCSEL在此区间内的量子效率几乎为0。由于VCSEL单元的工作波长在805 nm附近,而PIN-PD单元工作中心波长为850 nm,从光学的角度分析可知VCSEL单元和PIN-PD单元工作时不会互相影响。

图 8. 集成器件光响应特性谱

Fig. 8. Spectral photo-response performances of the integrated chip

下载图片 查看所有图片

3.3.2 电学隔离特性

本结构在VCSEL单元和PIN-PD单元之间嵌入Al₂O₃层作为电学隔离层,以此实现直流条件下两单元互相隔离的目的。电流密度分布如图9所示,两单元在电学上完全能够实现隔离工作。

图 9. 集成芯片在VCSEL单元和PIN-PD单元同时工作时的电流密度分布

Fig. 9. Current density distribution of the integrated optoelectronic chip while the VCSEL unit and the PIN-PD unit working simultaneously

下载图片 查看所有图片

图 10. 集成芯片的电学隔离度。(a) PIN-PD单元对VCSEL单元隔离度;(b) VCSEL单元对PIN-PD单元隔离度

Fig. 10. Electrical isolation of integrated chip. (a) PIN-PD unit isolation versus VCSEL unit; (b) VCSEL unit isolation versus PIN-PD unit

下载图片 查看所有图片

3.3.3 交流高频小信号下的隔离特性

本集成芯片的电隔离特性计算结果如图10所示。根据PIN-PD单元动态特性分析,将VCSEL光响应电流和PIN-PD光响应电流相比得到两单元的隔离度特性如图10(a)所示。由图10(a)可知,当隔离度设置为-20 dB时,PIN-PD带宽为20 GHz。进一步将PIN-PD单元光响应电流和VCSEL单元驱动电流相比得出两部分的隔离度,如图10(b)所示。由图10(b)可知,当隔离度设置为-35 dB时,VCSEL单元3 dB带宽为20 GHz。根据计算,当固定VCSEL单元输出光功率为7 mW时,此输出光在PIN-PD单元产生的光噪声为2.91×10^-11 mW,此时信噪比为41.9 dB。在固定输入光功率为7 mW时,输入的光信号在VCSEL单元产生的噪声信号为3.6×10^-11 mW,输入光与产生的光学噪声信噪比为28.9 dB。

4 结论

提出一种可以同时进行接收和发送光信号的芯片结构,此结构由一个VCSEL单元集成在PIN-PD单元上实现,两结构单元之间插入一层Al₂O₃层,以实现电学隔离。两单元光学的解耦是通过波分复用的设计实现的,VCSEL单元工作在中心波长为805 nm的波段,PIN-PD工作在中心波长为850 nm的波段。由仿真芯片结构的特性可知,VCSEL的阈值电流为1.0 mA,斜率效率为0.695 W/A。PIN-PD在850 nm处的吸收量子效率为76%,在20 nm宽的范围内量子效率高于70%,能够满足工作要求。另外,根据动态特性分析,VCSEL的3 dB带宽约为15 GHz,PIN-PD的3 dB带宽为21 GHz。综上,本集成芯片的两结构单元可以实现在光学和电学上的解耦并且能够完成收发一体的工作。